


16bitの分解能を持つA/D変換器を12ch備えた高機能I/Oボード
HRP-3P-SN
 |
| 本ボードは、16bitの分解能を持つA/D変換器を12ch備えた高機能I/Oボードです。CPUモジュール(HRP-3P-CN)上にスタックして使用します。 |
 |
 |
 |
 |
 |
 |
 |
 |
- 12チャンネル、±10Vレンジ、16ビット分解能のアナログ入力
- アナログ入力全12チャンネルのAD変換時間、720us
- 4チャンネル、±10Vレンジ、12ビット分解能のアナログ出力
- アナログ出力全4チャンネルの一括更新・個別更新が可能
- アナログ出力のDA変換時間、約4us
- CPUモジュールのウォッチドッグタイマのエラー検出時、アナログ出力を0Vに固定
- CPUモジュールからの電源供給によって動作
- 55mm × 95mmの基板サイズ
  |
 |
 |
 |
| アナログ入力 |
チャンネル数 |
シングルエンド 12ch |
| 入力電圧範囲 |
±10V |
| 入力インピーダンス |
1MΩ(typ.) |
| 過電圧保護 |
±12Vで電源リミッタ作動 |
| 分解能 |
16ビット |
| 出力コード |
バイナリ:000h〜FFFh(-10.24V〜10.24V) |
| 精度 |
±0.1%(F.S.)@25℃ |
| 変換時間 |
60μs/ch、720μs/10ch |
| アナログ出力 |
チャンネル数 |
4ch |
| 出力電圧範囲 |
±10V |
| 出力電流 |
5mA(max.) 負荷抵抗2kΩ(min.) |
| 分解能 |
バイナリ:000h〜FFFh(-10.24V〜10.24V) |
| データ |
0.35A (typ.) |
| 精度 |
±0.2%(F.S.)@25℃ |
| 変換時間 |
4μs/ch |
| DA変換モード |
・一括変換モード 全4チャンネルの出力を同時に更新
・個別変換モード 各チャンネルの主力を個別に更新 |
バスインター
フェース |
データ幅 |
16ビット |
| 占有アドレス空間 |
64kバイト
(CPUモジュールのアドレス 1001_0000h〜1001_FFFFh に相当) |
| 割り込み |
・割り込み1 アナログ入力回路で使用
・割り込み2 未使用 |
| I/OモジュールID |
ID[2:0]=000 |
| 電源 |
電源電圧 |
DC12.0V±10%(CPUモジュールから供給)
DC3.3V±5%(CPUモジュールから供給) |
| 消費電流 |
DC12V 0.25A(typ.)
DC3.3V 0.05A(typ.) |
| ボード内部生成電源 |
DC15V(12Vからスイッチングレギュレータにより生成)
DC-15V(12Vからスイッチングレギュレータにより生成)
DC5V(12Vからリニアレギュレータにより生成) |
| 寸法 |
基板寸法 |
55mm x 95mm x 1.6mm |
| 部品高さ |
部品側 2.5mm以下
はんだ面側 8.5mm以下(I/O拡張コネクタを除く) |
| 製品寸法 |
55mm x 95mm x 22.7mm
(CPUモジュールとの組み合わせ時。突起部含まず) |
| 環境仕様 |
使用温度範囲 |
0〜50℃ |
| 使用湿度範囲 |
35〜80%RH(結露しないこと) |
| 保存温度範囲 |
-10〜70℃ |
| 保存湿度範囲 |
90%RH以下(結露しないこと) |
| コネクタ類 |
アナログ入力コネクタ |
24ピンナイロンコネクタ、日本圧着端子 SM24B-PHDSS |
| アナログ出力コネクタ |
10ピンナイロンコネクタ、日本圧着端子 SM10B-PHDSS |
| CPLD-ISPコネクタ |
CPLD書き込み用6ピンコネクタ
ヒロセ電機 DF13-6P-1.25DSA |
| CPU基板接続用コネクタ |
基板間14mm、60ピンのスタッキングコネクタ ヒロセ電機 FX8C-60P-SV4 |
|
 |
 |
 |
2005年6月現在
全ての仕様は、事前の予告なく変更される場合があります。
|